verilog移位寄存器

以下是一个Verilog实现的移位寄存器例子: module shift_register( input wire clk, input wire rst, input wire shift_in, output wire shift_out); reg [7:0] reg_data; always @(posedge clk or posedge rst) begin if (rst)...